¸ÞÄ«Æ®·Î´Ð½º - ¸ðÅÍ Á¦¾î ¹× µðÁöÅÐ ¸ð¼Ç Á¦¾î ½Ã½ºÅÛ
¸ÞÄ«Æ®·Î´Ð½º´Â ´Ü¼øÇÏ°Ô´Â ±â°è°øÇаú ÀüÀÚ°øÇÐÀÇ Á¢¸ñ ÇüÅ·ΠÀÌÇØÇÒ ¼öµµ ÀÖÀ¸¸ç, ¼¼ºÎÀûÀ¸·Î´Â ÀüÀÚȸ·Î, ±â°è°øÇÐ, ¼ÒÇÁÆ®¿þ¾î ÇÁ·Î±×·¡¹Ö, Á¦¾î°øÇÐ µî ´Ù¾çÇÑ ºÐ¾ß°¡ Çϳª·Î À¶ÇÕµÈ ÇüÅÂÀÌ´Ù. µû¶ó¼ ÇÑ ±ÇÀÇ Ã¥À¸·Î ¸ÞÄ«Æ®·Î´Ð½º Àüü ºÐ¾ß¸¦ ÀÌÇØÇÏ´Â °ÍÀº ºÒ°¡´ÉÇÑ ÀÏÀÌ¸ç º» ±³Àç¿¡¼´Â ¸ðÅÍ Á¦¾î ¹× µðÁöÅÐ ¸ð¼Ç Á¦¾î ½Ã½ºÅÛÀ¸·Î ºÐ¾ß¸¦ ÇÑÁ¤ÇÏ¿´´Ù. ¸ÞÄ«Æ®·Î´Ð½º¿Í °ü·ÃµÈ ¸ðµç ³»¿ëÀ» ¹é°ú»çÀü½ÄÀ¸·Î ³ª¿Çϱ⺸´Ù´Â ¸ðÅÍ Á¦¾î¿Í °ü·ÃµÈ ³»¿ëÀ» ½ÉµµÀÖ°Ô ´Ù·ç¾î µðÁöÅÐ ¸ð¼Ç Á¦¾î ½Ã½ºÅÛÀÇ ±¸Çö¿¡ µµ¿òÀÌ µÇµµ·Ï ±³À縦 ±¸¼ºÇÏ¿´´Ù.
¹ÝµµÃ¼ ±â¼ú ¹× À̸¦ ±â¹ÝÀ¸·Î ÇÏ´Â ÀÓº£µðµå ½Ã½ºÅÛ ºÐ¾ßÀÇ ±Þ¼ÓÇÑ ¹ßÀüÀº °ÅÀÇ ´ëºÎºÐÀÇ »ê¾÷ ºÐ¾ß¿¡ ¿µÇâÀ» ¹ÌÄ¡°í ÀÖÀ¸¸ç, ¸ÞÄ«Æ®·Î´Ð½º ºÐ¾ßµµ ¿¹¿Ü´Â ¾Æ´Ï´Ù. ¸¶ÀÌÅ©·ÎÇÁ·Î¼¼¼¿Í FPGA µîÀÇ µðÁöÅÐ ±â¼úÀ» È°¿ëÇÔÀ¸·Î½á °ú°Å¿¡´Â ±¸ÇöÀÌ ºÒ°¡´ÉÇÏ¿´´ø ±â´Éµµ ¸Å¿ì ¿ëÀÌÇÏ°Ô ±¸ÇöÇÒ ¼ö ÀÖ°Ô µÇ¾ú´Ù. ÇÏÁö¸¸, µðÁöÅÐ ¸ð¼Ç Á¦¾î ½Ã½ºÅÛ ±¸Ãà¿¡ ÇÊ¿äÇÑ ³»¿ëµéÀÌ Àü±âÀüÀÚ°è¿ Çаú ±³°ú°úÁ¤¿¡¼ ¼·Î ´Ù¸¥ ±³°ú¸ñ¿¡¼ ´Ù·ç¾îÁö°í ÀÖ´Â °ü°è·Î ´Ù¾çÇÑ ºÐ¾ßÀÇ Áö½ÄÀ» µðÁöÅÐ ¸ð¼Ç Á¦¾î ½Ã½ºÅÛ¿¡ Àû¿ëÇÏ´Â ¹æ¹ýÀ» ÇнÀÇÒ ÇÊ¿ä°¡ ÀÖ´Ù. º» ±³Àç¿¡¼´Â DC ¸ðÅÍ, RC¼º¸, ½ºÅ×ÇÎ ¸ðÅÍ, ±×¸®°í BLDC ¸ðÅÍ µî 4°¡Áö ¼ÒÇü ¸ðÅÍ¿¡ ´ëÇÏ¿© °¢°¢ ¸ðÅÍÀÇ ±¸Á¶, ±¸µ¿ ¿ø¸®, ±¸µ¿È¸·Î, Á¦¾î½Ã½ºÅÛÀÇ ±¸Á¶, ±×¸®°í µðÁöÅÐ Á¦¾î ½Ã½ºÅÛ ±¸ÃàÀ» À§ÇÑ MCU F£¯W¿Í FPGA È°¿ë ¹æ¹ýÀ» ´Ù·é´Ù. FPGA¸¦ È°¿ëÇϱâ À§Çؼ´Â VHDL µîÀÇ HDLÀ» ÇнÀÇÏ¿©¾ß Çϴµ¥, º» ±³Àç¿¡¼´Â Verilog HDL¸¦ »ç¿ëÇÏ¿´À¸¸ç, ºÎ·Ï¿¡´Â FPGA È°¿ëÀ» À§ÇÑ Verilog ÄÚµù¿¡ ´ëÇÏ¿© ¿ä¾àÇÏ¿´´Ù.